上機考試

題目

程式碼

波形圖

全加法器

半加法器

結構模式

行為模式

3 Hierarchical 2-Bit Mux

WHITE SPACE

Example 2-1 標準寫

legal

Example 2-2 全部連在一起寫

legal

Example 2-3 分開寫

legal

Example 2-4 "符號跟字分開

The code in Example 2-4 is illegal in Verilog because there is a new line inside the quotes

Verilog測試

題目

上機考試...第二次

第二次終於過了
這是題目
A B C D ｜F
－－－－－－－
0 0 0 0 ｜0
0 0 0 1 ｜1
0 0 1 0 ｜0
0 0 1 1 ︱0
0 1 0 0 ︱1
0 1 0 1 ︱0
0 1 1 0 ︱0
0 1 1 1 ︱1
1 0 0 0 ︱0
1 0 0 1 ｜0
1 0 1 0 ｜1
1 0 1 1 ｜0
1 1 0 0 ｜0
1 1 0 1 ｜1
1 1 1 0 ｜0
1 1 1 1 ｜1

電路圖

波形圖